This HTML5 document contains 414 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Subject Item

dbr:Clock_signal

rdf:type

yago:Part105867413 yago:Component105868954 yago:Concept105835747 yago:WikicatElectricalComponents yago:Abstraction100002137 yago:Cognition100023271 yago:Content105809192 yago:Idea105833840 yago:PsychologicalFeature100023100 dbr:Type

rdfs:label

Тактовый сигнал Clock signal Taktowanie Klockcykel إشارة الساعة Hodinový signál Taktsignal Signal d'horloge Синхросигнал 클럭 신호 Sinal de relógio 定時器訊號 Clock Señal de reloj Senyal de rellotge クロック

rdfs:comment

クロック信号（クロックしんごう、クロックパルス、クロック、clock signal）とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる。日本産業規格では刻時信号とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料はある)。 クロック信号はで作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分（電圧が低い状態から高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。 Il termine clock, in elettronica, indica un segnale periodico, generalmente un'onda quadra, utilizzato per sincronizzare il funzionamento dei dispositivi elettronici digitali. Può essere generato da qualsiasi oscillatore, si usa generalmente il tipo a quarzo per la sua alta stabilità di oscillazione. In electronics and especially synchronous digital circuits, a clock signal (historically also known as logic beat) oscillates between a high and a low state and is used like a metronome to coordinate actions of digital circuits. Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit. Sa période est appelée cycle d’horloge. À chaque cycle d'horloge, des calculs peuvent être effectués en utilisant les sorties de bascules. L'horloge permet d'assurer que les données sont valides au cycle d'horloge suivant, c'est-à-dire que les calculs sont terminés et les résultats stabilisés. La durée du cycle doit donc être choisie en fonction de la durée maximale possible de chacun des calculs. Тактовый сигнал, или синхросигнал, — сигнал, использующийся для согласования операций одной или более цифровых схем. Синхросигнал обычно имеет форму меандра и колеблется между высоким и низким логическими уровнями. Активным уровнем тактового сигнала принято называть момент переключения из одного состояния в другое. Активным уровнем является высокий уровень, если схема переключается в момент, задаваемый фронтом синхросигнала, то есть когда синхросигнал переключается из нижнего уровня в верхний. Если переключение происходит по срезу синхросигнала, то активный уровень — низкий. Синхросигнал (тактовий сигнал) — сигнал, що забезпечує координацію роботи деякої кількості цифрових мікросхем. Широко застосовується в цифровій електроніці від електронних годинників до обчислювальної техніки. Синхросигнал зазвичай має форму меандра та коливається між двома логічними рівнями — високим та низьким. 時脈訊號（英語：Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演時脈的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。 Em eletrônica e especialmente em circuitos digitais síncronos, o sinal de relógio (em inglês, clock signal) é um sinal usado para coordenar as ações de dois ou mais circuitos eletrônicos. Um sinal de relógio oscila entre os estados alto e baixo, normalmente usando um ciclo de trabalho (duty cicle) de 50%, e gerando uma onda quadrada. Circuitos que usam o sinal de relógio para sincronização podem se tornar ativos no ápice, na queda ou em ambos os momentos do sinal de relógio (por exemplo, uma DDR SDRAM). Die Benutzung eines Taktsignals (kurz auch nur Takt; englisch clock signal oder clock) ist ein Verfahren, den richtigen zeitlichen Ablauf beim Betrieb einer elektronischen Schaltung sicherzustellen. Insbesondere benötigen viele digitale Schaltungen ein entsprechendes Signal zur zeitlichen Koordination bzw. Synchronisation der Aktionen mehrerer Schaltkreise (insbesondere der von Flipflops) innerhalb komplexer digitaler Systeme (Schaltwerke). Daneben kann die Frequenz des Taktsignals als Referenzfrequenz dienen; sie sorgt so für den gleichmäßigen Gang beispielsweise elektronischer Uhren. Auch bestimmte analoge Schaltungen, beispielsweise Switched-Capacitor-Filter, benötigen eine genaue Taktfrequenz. Un senyal de rellotge (en anglès clock signal, o simplement clock) és en electrònica digital un senyal binari que serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons la seva aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que utilitzen el senyal de rellotge per sincronitzar-se, poden, segons la seva construcció, basar-se en el fla Taktowanie – sposób sterowania pracą układów cyfrowych polegający na dostarczeniu przez układ generatora sygnału elektrycznego (w założeniu zwykle prostokątnego) o określonej częstotliwości (częstotliwość taktowania). En klockcykel är cykeltiden för klocksignalen hos till exempel en processor. Vissa processorer utför en instruktion per klockcykel, medan andra tar flera klockcykler på sig att utföra en instruktion. Det finns dessutom många exempel på processorer med variabel längd på det antal klockcykler en instruktion tar att utföra – enkla instruktioner genomförs på få klockcykler, och komplicerade tar fler. En processor med en frekvens på 1 MHz som utför en instruktion varje klockcykel utför således 1 000 000 instruktioner per sekund. Hodinový signál, hodinové impulsy (anglicky clock, CLK, slangově hodiny) je elektrický signál (obvykle digitální), jehož změna způsobuje změnu stavu sekvenčního digitálního elektronického obvodu. U složitějších sekvenčních obvodů (např. mikroprocesor) určuje frekvence hodinového signálu pracovní frekvenci obvodu a nazývá se taktovací frekvence. Podobná situace je u mnoha paměťových médií, např. magnetických pásek, pevných disků, optické médií jako CD a DVD, kde je spolu s daty zaznamenávaný i hodinový signál a při čtení je nutné jej zrekonstruovat. Una señal de reloj (en inglés clock signal, o simplemente clock) es en la electrónica digital una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica. Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos). 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1)와 L(low,논리 0)이 주기적으로 나타나는 방형파(square wave) 신호를 말한다. 많은 경우 전자공학의 디지털 회로에서 클럭 신호에 맞추어 신호의 처리를 하는 동기 처리를 위해 사용한다. 클럭은 순차회로(sequential circuit)의 플립플롭(flip-flop)에서 반드시 필요하다. 여러개의 플립플롭이 비동기 클럭(asynchronous clock)으로 동작하더라도 클럭입력(clock input)은 필요하다. 논리 회로가 커지면 여러 개의 클럭이 필요하므로 동기식(synchronous)와 비동기식(asynchronous)이 섞여 설계되어 동작한다.FPGA와 같은 큰 회로에서는 클럭 신호가 별도로 지정하는 경우도 있다.별도의 클럭 입력이 결정되어 있고, 내부에서 클럭 네트워크를 통해 각 논리 모듈로 전용 신호선이 존재한다. 클럭 신호의 요소는: 1. * 신호의 크기 2. * 주기를 결정하는 주파수 3. * 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다. في مجال الاإلكترونيات والدوائر المتزامنة خصوصاً إشارة الساعة (بالإنجليزية: Clock signal)‏ تعتبر نوع محدد من الإشارة المتأرجحة بين الحالة المرتفعة والمنخفضة , مثل استخدام بناودل الإيقاع لتنسيق الحراكات الدائيرة , رغم أن كلمة إشارة تحوي على معاني أخرى كثيرة، والمصطلح يستخدم هنا لـ«تحويل الطاقة التي تحمل المعلومات». إشارة الساعة تنتج عبر . رغم أستخدام طرق أخرى أكثر تعيداً لتوليدها. أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبضة الواحدة في العادة مع التصحيح التردد الثابت. أو في حالة معدل البيانات المضاعفة. كلاهما عند قمة و قاع تردد الساعة.

owl:sameAs

dbr:Clock_signal dbpedia-pt:Sinal_de_relógio dbpedia-ru:Тактовый_сигнал n23:018z61 dbpedia-de:Taktsignal dbpedia-zh:定時器訊號 dbpedia-cs:Hodinový_signál dbpedia-ko:클럭_신호 dbpedia-sv:Klockcykel dbpedia-hu:Órajel dbpedia-uk:Синхросигнал dbpedia-et:Taktsignaal dbpedia-bg:Тактов_сигнал dbpedia-ca:Senyal_de_rellotge dbpedia-fa:سیگنال_ساعت dbpedia-he:אות_שעון n41: dbpedia-sk:Hodinový_signál dbpedia-sr:Тактни_сигнал dbpedia-tr:Saat_işareti dbpedia-vi:Tín_hiệu_nhịp n47:3x2BD n50:horloge dbpedia-it:Clock dbpedia-es:Señal_de_reloj dbpedia-ja:クロック dbpedia-pl:Taktowanie dbpedia-ar:إشارة_الساعة wd:Q426882

foaf:topic

dbr:Time-to-digital_converter dbr:Asynchronous_array_of_simple_processors dbr:CDC_6600 dbr:Clock_domain_crossing dbr:Word_clock dbr:Spread_spectrum dbr:Front-side_bus dbr:Computer_clock dbr:Synchronous_serial_communication dbr:Frame_slip dbr:Asynchronous_cellular_automaton n12: dbr:StrongARM dbr:Mostek_5065 dbr:Pulse-width_modulation dbr:Contended_memory dbr:Wiegand_effect dbr:Electronic_oscillator dbr:Alpha_21164 dbr:Runt_pulse dbr:Design_for_testing dbr:Imperative_programming dbr:Psion_Organiser dbr:Frequency_synthesizer dbr:Floppy-disk_controller n15: dbr:High-level_synthesis dbr:UEXT dbr:Control_store dbr:DDR_SDRAM n16: dbr:DDR4_SDRAM dbr:Time_standard dbr:DDR3_SDRAM dbr:DDR2_SDRAM dbr:Synchronous_circuit dbr:Am5x86 dbr:Minivac_601 dbr:Video_decoder dbr:Low_Power_Flip-Flop_Techniques dbr:Amiga_video_connector dbr:Delay_insensitive_circuit dbr:Display_driver dbr:HyperTransport dbr:Field-programmable_gate_array dbr:Serial_computer dbr:Apollo_Guidance_Computer dbr:Azuro dbr:RAD_Data_Communications dbr:Slave_clock dbr:Arithmetic_logic_unit dbr:Clock_recovery dbr:Clock_pulse dbr:Hardware_description_language dbr:Asynchronous_communication dbr:Time_signal dbr:Pulse-per-second_signal dbr:Four-phase_logic dbr:MCP-1600 dbr:AMD_Eyefinity dbr:Clock_skew dbr:RS-232 dbr:Transputer dbr:Field-programmable_analog_array dbr:Chip-scale_atomic_clock dbr:Bit_slip dbr:Clock_tree dbr:Switched_capacitor dbr:Digital_electronics dbr:UNIVAC_Solid_State dbr:Apollo_PRISM dbr:Race_condition dbr:Delay-locked_loop dbr:Clock_distribution_network dbr:Serial_Vector_Format dbr:Clock_distribution_netoworks dbr:IBM_7090 n48:2_port dbr:Hack_computer dbr:Clock_cycle dbr:Clock_cycles dbr:Relaxation_oscillator dbr:Asynchronous_circuit dbr:Resonator dbr:Simple-As-Possible_computer dbr:Ceramic_resonator dbr:Peripheral_Component_Interconnect dbr:Bureau_des_Longitudes dbr:DisplayPort dbr:Clock_generator dbr:Clock_gating dbr:CMOS dbr:Clock_Signal dbr:Differential_Manchester_encoding dbr:WDC_65C816 dbr:Reference_clock dbr:Logic_beat dbr:Audio_system_measurements dbr:Audio_codec dbr:List_of_7400-series_integrated_circuits dbr:Colossus_computer dbr:Ferguson_Big_Board dbr:Analog-to-digital_converter n52: dbr:Debug_port dbr:Marconi_Myriad dbr:GNSS_enhancement dbr:Hertz dbr:HP_Precision_Bus dbr:Static_timing_analysis dbr:Digital_clock_manager dbr:Calculator dbr:VAX_8000 dbr:MicroVAX_78032 dbr:Digital_signal dbr:Asynchronous_system dbr:ICT_1301 dbr:Jitter dbr:Multiprocessor_system_on_a_chip dbr:Unintentional_radiator dbr:MicroTCA dbr:Quantum_dot_cellular_automaton dbr:Evolvable_hardware dbr:Bucket-brigade_device n56: dbr:SPARC dbr:Zilog_Z280 dbr:Motherboard dbr:Double_data_rate n57: wikipedia-en:Clock_signal dbr:Graphics_processing_unit dbr:Back-side_bus dbr:Data_terminal_equipment dbr:Digital_milliwatt dbr:Oscillator_start-up_timer dbr:Motorola_68010 dbr:Commodore_64 n60: n61: dbr:Watchdog_timer dbr:Incremental_encoder dbr:Commodore_Datasette dbr:Clock_Distribution_Networks dbr:Binary_prefix n64: dbr:Real-time_clock dbr:Timing_closure dbr:Sequential_logic dbr:International_Computers_and_Tabulators dbr:Computer_program dbr:Precise_Time_and_Time_Interval n66:this dbr:Bill_Mensch dbr:Self-clocking_signal dbr:System_on_a_chip dbr:Logic_gate dbr:Leaf_clock dbr:Central_clock dbr:AMD_Am2900 dbr:USB_flash_drive dbr:Feedback dbr:Crystal_oscillator dbr:Scan_chain dbr:Shift_register dbr:IBM_Elastic_Interface dbr:Square_wave dbr:Synchronous_dynamic_random-access_memory dbr:Two-phase_clock dbr:SLIMbus dbr:Bit-synchronous_operation dbr:Pinout dbr:Microprocessor dbr:Cryptanalysis_of_the_Lorenz_cipher dbr:Memory_buffer_register n71: dbr:Dynamic_frequency_change dbr:AMULET_microprocessor dbr:SCK dbr:Processor_design dbr:System_time dbr:I²C dbr:Clock dbr:Bilateral_synchronization dbr:H_tree dbr:Clock_rate dbr:CPU_multiplier dbr:Central_processing_unit dbr:Plesiochronous_digital_hierarchy dbr:STD_Bus dbr:Intel_8284 dbr:Quad_Data_Rate_SRAM dbr:Pulse_transition_detector dbr:History_of_watches dbr:Network_performance n49: dbr:Intel_8253 dbr:Programmable_interval_timer dbr:I486 dbr:Index_of_electronics_articles dbr:Parallel_communication dbr:V-11 dbr:Autonomous_circuit dbr:Quantum_flux_parametron dbr:COSMAC_VIP n78: dbr:Synchronization dbr:Front_Panel_Data_Port dbr:Stav_Prodromou dbr:Time-slot_interchange n80: dbr:Media-independent_interface n81: n82:s_ass dbr:Double-ended_synchronization

wdrs:describedby

n8:Differential_signaling n8:Propagation_delay n20:Idea105833840 n29:Propagation_delay n20:Content105809192 n29:Differential_signaling n8:Type n53:Idea105833840 n8:Slew_rate n53:Concept105835747 n77:

dct:subject

dbc:Synchronization dbc:Clock_signal

dbo:wikiPageID

182693

dbo:wikiPageRevisionID

1121110379

dbo:wikiPageWikiLink

dbr:Texas_Instruments_TMS9900 dbr:Inductor dbr:Intel_8080 dbr:Asynchronous_circuit dbr:Duty_cycle dbr:Sine_wave dbr:Fanout dbr:Digital_circuit dbr:Integrated_circuit dbr:Race_hazard dbr:Microcomputer n14:s_law dbr:Metronome dbr:Single-ended_signalling dbc:Synchronization dbr:Functional_requirements dbr:Mixed-signal_integrated_circuit n21: n24: dbr:Phi dbr:Waveform dbr:Spread_spectrum_clock dbr:Harmonic dbr:Slew_rate dbr:MOS_Technology_6502 dbr:Synchronous_logic dbr:Integrated_circuit_design dbr:Intrinsity dbc:Clock_signal dbr:Pulse-per-second_signal dbr:Analog-to-digital_converter n49: dbr:Microprocessor dbr:Clock_gating dbr:Electrical_network dbr:6501 dbr:Asynchronous_Processor dbr:Clock_generator dbr:Electronics dbr:Edge-triggered_flip-flop dbr:Clock_rate dbr:Microcontroller dbr:Clock_domain_crossing dbr:Differential_signaling dbr:Transmission_gate dbr:Digital_data dbr:Gated_latch dbr:Four-phase_logic n59: dbr:Timing_constraints dbr:Electronic_circuit dbr:Combinational_logic n62: dbr:Propagation_delay dbr:Signal_noise dbr:Interface_Logic_Model dbr:Western_Digital dbr:Bit-synchronous_operation dbr:Eby_Friedman dbr:Jitter dbr:Motorola_6800 dbr:Clock_skew dbr:Self-clocking_signal n73:output n74: dbr:Dynamic_frequency_scaling dbr:Reversible_computing dbr:Clock_multiplier dbr:Square_wave dbr:Synchronous_circuit dbr:Global_interconnect dbr:National_Semiconductor dbr:IMP-16 dbr:Crystal_oscillator dbr:Metal_oxide_semiconductor dbr:Electronic_design_automation dbr:Double_data_rate

dbo:wikiPageExternalLink

n10:html n28:915 n45:html n63:pdf n65:pdf n69: n70:org n72: n76:html

foaf:isPrimaryTopicOf

wikipedia-en:Clock_signal

prov:wasDerivedFrom

n19:0

n79:hypernym

dbr:Type

dbo:abstract

時脈訊號（英語：Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演時脈的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1)와 L(low,논리 0)이 주기적으로 나타나는 방형파(square wave) 신호를 말한다. 많은 경우 전자공학의 디지털 회로에서 클럭 신호에 맞추어 신호의 처리를 하는 동기 처리를 위해 사용한다. 클럭은 순차회로(sequential circuit)의 플립플롭(flip-flop)에서 반드시 필요하다. 여러개의 플립플롭이 비동기 클럭(asynchronous clock)으로 동작하더라도 클럭입력(clock input)은 필요하다. 논리 회로가 커지면 여러 개의 클럭이 필요하므로 동기식(synchronous)와 비동기식(asynchronous)이 섞여 설계되어 동작한다.FPGA와 같은 큰 회로에서는 클럭 신호가 별도로 지정하는 경우도 있다.별도의 클럭 입력이 결정되어 있고, 내부에서 클럭 네트워크를 통해 각 논리 모듈로 전용 신호선이 존재한다. 클럭 신호의 요소는: 1. * 신호의 크기 2. * 주기를 결정하는 주파수 3. * 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다. 클럭 신호는 디지털회로에서 많이 사용하므로 신호의 크기는 전압으로 나타난다. 디지털회로에서 전압은 보통 논리 게이트의 전압과 같게 설계한다. 전압상태의 기준은 0V(ground)을 L 상태로 Vcc을 H 상태로 발생 시키는 것이 보통이다. H는 5V, 3.3V 등 논리 게이트에 따라 다르고 처음 칩 설계시 고정되어 있다. 초기에 5V을 많이 사용하였으나 3.3V 등으로 낮아지는 경향이 있다. 주파수는 디지털 회로 설계 요구사항에 따라 결정하는 것이 일반적이다. 규모가 있는 디지털 회로는 보통 다양한 주파수가 필요한 경우가 발생하는데, 내부의 에 의해 주파수 변환하여 사용한다. 따라서 필요한 가장 빠른 주파수를 수정 발진기(crystal oscillator)를 사용하여 만들고 이것으로 분배한다. 수정 발진기의 발진 주파수 보다 빠른 경우 위상동기회로(PLL) 방식의 회로 구성을 통해 칩 내부에서 높은 주파수를 발진하여 사용한다. 클럭 신호에서 한 주기 동안 H와 L의 시간차비인 듀티비가 보통 50%인 방형파를 많이 사용한다. 디지털 회로에서 신호가 반영하는 시점은, 신호의 상태 변화할 때의 짧은 순간에 이루어지는 경우가 많다. 상태 L에서 H로 변화하는 순간인 상승에지(rising edge)나 H에서 L로 변하는 하강에지(falling edge)에서 동작하는 경우가 많다. 플립플럽은 상승 또는 하강에지에서 입력이 출력에 반영된다. 보통 마이크로프로세서에서는 듀티비가 50%을 많이 사용하지만, 경우에 따라 50%가 아닌경우도 있다: * 듀티비 50%, 단상형 클럭(single-phase clock) : Z80, 8085, 8051 * 듀티비 50% 유사, 이상형 클럭(two-phase clock) : 6809는 듀티비가 50%에서 약간의 시간차가 있어도 된다. 수정발진기를 사용하여 하나의 주파수를 만들고, 칩 내부에서 2개의 상(phase)이 다른 클럭을 만든어 CPU 내부에서 사용하고 밖으로도 출력한다. DDR SDRAM은 상승에지 또는 하강에지에서 동기되어 데이터의 액세스가 처리된다. 디지털회로의 카운터 같은 경우, 각 플립플럽의 동작을 같은 시간에 하기 위한 동기 신호로 사용한다. 클럭은 두 개 이상의 디지털 회로의 동작을 통합하는 데에 쓰이는 신호이다. 동기화를 위해 클록 신호를 사용하는 회로는 갑자기 오르는 부분, 갑자기 떨어지는 부분에서 활발할 수 있다. 이를테면 DDR SDRAM은 두 곳에서 모두 활발해진다. En klockcykel är cykeltiden för klocksignalen hos till exempel en processor. Vissa processorer utför en instruktion per klockcykel, medan andra tar flera klockcykler på sig att utföra en instruktion. Det finns dessutom många exempel på processorer med variabel längd på det antal klockcykler en instruktion tar att utföra – enkla instruktioner genomförs på få klockcykler, och komplicerade tar fler. En processor med en frekvens på 1 MHz som utför en instruktion varje klockcykel utför således 1 000 000 instruktioner per sekund. Alla processorer till IBM-kompatibla datorer från till 80486 arbetade efter detta mönster, men år 1992 kom Pentiumprocessorn, den första x86-kompatibla processorn som var , kunde alltså utföra flera instruktioner per klockcykel. Taktowanie – sposób sterowania pracą układów cyfrowych polegający na dostarczeniu przez układ generatora sygnału elektrycznego (w założeniu zwykle prostokątnego) o określonej częstotliwości (częstotliwość taktowania). Układy takie (np. mikroprocesory, układy pamięci synchronicznych) wykonują jedną podstawową, jednostkową operację za każdym razem, gdy dotrze do nich impuls taktujący. Procesor taktowany częstotliwością 1 GHz wykonuje 1 miliard podstawowych operacji w ciągu sekundy. Pojedyncza operacja nie powinna być mylona z wykonaniem pojedynczego rozkazu, gdyż zwykle w celu jego wykonania procesor musi zrealizować kilka operacji elementarnych, w związku z czym wykonanie rozkazu zajmuje kilka taktów sygnału zegarowego. Technologie DDR i umożliwiają pracę dwukrotnie, a nawet czterokrotnie, szybszą niż wynosi częstotliwość taktowania (zobacz , ) – dzięki temu, że operacje wykonywane są nie tylko w czasie narastającego zbocza sygnału taktującego (na zboczu narastającym), ale także w czasie jego opadania (na zboczu opadającym). W przypadku układów QDR sygnał zegarowy taktujący układ zostaje powielony 4-krotnie dzięki czemu możliwe jest przekazanie 4 pakietów danych w czasie pojedynczego okresu sygnału zegarowego. Pakiety te są równomiernie rozmieszczone w czasie pojedynczego okresu sygnału zegarowego. في مجال الاإلكترونيات والدوائر المتزامنة خصوصاً إشارة الساعة (بالإنجليزية: Clock signal)‏ تعتبر نوع محدد من الإشارة المتأرجحة بين الحالة المرتفعة والمنخفضة , مثل استخدام بناودل الإيقاع لتنسيق الحراكات الدائيرة , رغم أن كلمة إشارة تحوي على معاني أخرى كثيرة، والمصطلح يستخدم هنا لـ«تحويل الطاقة التي تحمل المعلومات». إشارة الساعة تنتج عبر . رغم أستخدام طرق أخرى أكثر تعيداً لتوليدها. أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبضة الواحدة في العادة مع التصحيح التردد الثابت. الدوائر الإلكترونية تستخدم إشارة الساعة للمزامنة , قد تصبح نشطة سواء عند الوصول إلى قمة الإشارة أو قاع الإشارة , أو في حالة معدل البيانات المضاعفة. كلاهما عند قمة و قاع تردد الساعة. Una señal de reloj (en inglés clock signal, o simplemente clock) es en la electrónica digital una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica. En los casos en los que hay una señal de reloj, suele darse por medio de un generador de reloj. La señal oscila entre un estatus alto y bajo, que se caracteriza por un período de oscilación o bien por un valor de cambio, la frecuencia de reloj y el ciclo de trabajo. Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos). En hojas técnicas y diagramas a la señal de reloj se le suele describir como CLK. La mayoría de circuitos integrados complejos requieren una señal de reloj, para sincronizar diferentes partes del chip y equilibrar los retrasos de las puertas. Dado que los chips son cada vez más complejos, es cada vez más difícil proveer de una señal de reloj precisa y homogénea en todos los sitios. Ejemplo ilustrativo de este problema son los microprocesadores, componente central de los ordenadores modernos. Para los transistores se suele indicar la frecuencia, hasta la que es posible amplificar una pequeña señal. Ésta suele ser diez veces mayor a la frecuencia de reloj. Синхросигнал (тактовий сигнал) — сигнал, що забезпечує координацію роботи деякої кількості цифрових мікросхем. Широко застосовується в цифровій електроніці від електронних годинників до обчислювальної техніки. Синхросигнал зазвичай має форму меандра та коливається між двома логічними рівнями — високим та низьким. クロック信号（クロックしんごう、クロックパルス、クロック、clock signal）とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる。日本産業規格では刻時信号とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料はある)。 クロック信号はで作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分（電圧が低い状態から高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。 In electronics and especially synchronous digital circuits, a clock signal (historically also known as logic beat) oscillates between a high and a low state and is used like a metronome to coordinate actions of digital circuits. A clock signal is produced by a clock generator. Although more complex arrangements are used, the most common clock signal is in the form of a square wave with a 50% duty cycle, usually with a fixed, constant frequency. Circuits using the clock signal for synchronization may become active at either the rising edge, falling edge, or, in the case of double data rate, both in the rising and in the falling edges of the clock cycle. Тактовый сигнал, или синхросигнал, — сигнал, использующийся для согласования операций одной или более цифровых схем. Синхросигнал обычно имеет форму меандра и колеблется между высоким и низким логическими уровнями. Активным уровнем тактового сигнала принято называть момент переключения из одного состояния в другое. Активным уровнем является высокий уровень, если схема переключается в момент, задаваемый фронтом синхросигнала, то есть когда синхросигнал переключается из нижнего уровня в верхний. Если переключение происходит по срезу синхросигнала, то активный уровень — низкий. Hodinový signál, hodinové impulsy (anglicky clock, CLK, slangově hodiny) je elektrický signál (obvykle digitální), jehož změna způsobuje změnu stavu sekvenčního digitálního elektronického obvodu. U složitějších sekvenčních obvodů (např. mikroprocesor) určuje frekvence hodinového signálu pracovní frekvenci obvodu a nazývá se taktovací frekvence. Zvláštním případem hodinového signálu je synchronizace přenosu informací po sériových sběrnicích, kde se hodinový signál ve vysílači kvůli úspoře materiálu vedení v procesu kódování často slučuje s daty, a v přijímači je nutné jej při rekonstruovat. Kód, který takovéto sloučení hodinového signálu s daty umožňuje, se anglicky nazývá self-clocking (dosl. překlad „samotaktovací“), např. Kódování Manchester, , MFM apod. Podobná situace je u mnoha paměťových médií, např. magnetických pásek, pevných disků, optické médií jako CD a DVD, kde je spolu s daty zaznamenávaný i hodinový signál a při čtení je nutné jej zrekonstruovat. Il termine clock, in elettronica, indica un segnale periodico, generalmente un'onda quadra, utilizzato per sincronizzare il funzionamento dei dispositivi elettronici digitali. Può essere generato da qualsiasi oscillatore, si usa generalmente il tipo a quarzo per la sua alta stabilità di oscillazione. Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit. Sa période est appelée cycle d’horloge. À chaque cycle d'horloge, des calculs peuvent être effectués en utilisant les sorties de bascules. L'horloge permet d'assurer que les données sont valides au cycle d'horloge suivant, c'est-à-dire que les calculs sont terminés et les résultats stabilisés. La durée du cycle doit donc être choisie en fonction de la durée maximale possible de chacun des calculs. Em eletrônica e especialmente em circuitos digitais síncronos, o sinal de relógio (em inglês, clock signal) é um sinal usado para coordenar as ações de dois ou mais circuitos eletrônicos. Um sinal de relógio oscila entre os estados alto e baixo, normalmente usando um ciclo de trabalho (duty cicle) de 50%, e gerando uma onda quadrada. Circuitos que usam o sinal de relógio para sincronização podem se tornar ativos no ápice, na queda ou em ambos os momentos do sinal de relógio (por exemplo, uma DDR SDRAM). Un senyal de rellotge (en anglès clock signal, o simplement clock) és en electrònica digital un senyal binari que serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons la seva aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que utilitzen el senyal de rellotge per sincronitzar-se, poden, segons la seva construcció, basar-se en el flanc ascendent o en el descendent del senyal (en el cas de s'utilitzen ambdós flancs). En fulls tècnics i diagrames al senyal de rellotge se'l sol descriure com CLK. La majoria de circuits integrats complexos requereixen un senyal de rellotge, per a sincronitzar diferents parts del xip i equilibrar els retards de les portes. Atès que els xips són cada vegada més complexos, és cada vegada més difícil proveir d'un senyal de rellotge precisa i homogènia a tot arreu. Exemple il·lustratiu d'aquest problema són els microprocessadors, component central dels ordinadors moderns. Per als transistors se sol indicar la freqüència fins a la que és possible amplificar un petit senyal. Aquesta sol ser deu vegades major a la freqüència de rellotge. Die Benutzung eines Taktsignals (kurz auch nur Takt; englisch clock signal oder clock) ist ein Verfahren, den richtigen zeitlichen Ablauf beim Betrieb einer elektronischen Schaltung sicherzustellen. Insbesondere benötigen viele digitale Schaltungen ein entsprechendes Signal zur zeitlichen Koordination bzw. Synchronisation der Aktionen mehrerer Schaltkreise (insbesondere der von Flipflops) innerhalb komplexer digitaler Systeme (Schaltwerke). Daneben kann die Frequenz des Taktsignals als Referenzfrequenz dienen; sie sorgt so für den gleichmäßigen Gang beispielsweise elektronischer Uhren. Auch bestimmte analoge Schaltungen, beispielsweise Switched-Capacitor-Filter, benötigen eine genaue Taktfrequenz. Meistens ist es ein periodisches Signal, das durch seine Frequenz (Taktfrequenz oder Taktrate genannt) bzw. deren Kehrwert (Periodendauer) charakterisiert ist. Es wechselt dabei zwischen zwei Logikpegeln, in nebenstehender Skizze mit H für High und L für Low bezeichnet. Prominentes Beispiel eines Taktsignals ist der Systemtakt (system clock) in einem Computer, der die Arbeitsgeschwindigkeit vieler Komponenten, insbesondere des Mikroprozessors, bestimmt. Ein Beispiel für ein aperiodisches Taktsignal ist die getaktete Datenübertragung, wie beispielsweise bei den Schnittstellen SPI oder I²C.

dbo:wikiPageLength

16767

dbp:wikiPageUsesTemplate

dbt:Reflist dbt:Cmn dbt:Main dbt:Citation_needed dbt:ISBN dbt:Short_description dbt:Doi-inline